

实验 3 表决电路和代码转换电路

实验要求：用 Verilog HDL 设计下面两个电路

1. **表决电路：**3 人参与表决，可以选择“同意”或“不同意”，当选择同意的人数大于等于 2 人时，系统输出“通过”，否则输出“不通过”。

2. **代码转换电路：**输入为 4 位二进制码 B3B2B1B0，输出为 G3G2G1G0 4 位循环码。

真值表如下：

	G3	G2	G1	G0	B3	B2	B1	B0
0	0	0	0	0	0	0	0	0
1	0	0	0	1	0	0	0	1
2	0	0	1	1	0	0	1	0
3	0	0	1	0	0	0	1	1
4	0	1	1	0	0	1	0	0
5	0	1	1	1	0	1	0	1
6	0	1	0	1	0	1	1	0
7	0	1	0	0	0	1	1	1
8	1	1	0	0	1	0	0	0
9	1	1	0	1	1	0	0	1
10	1	1	1	1	1	0	1	0
11	1	1	1	0	1	0	1	1
12	1	0	1	0	1	1	0	0
13	1	0	1	1	1	1	0	1
14	1	0	0	1	1	1	1	0
15	1	0	0	0	1	1	1	1